On Thursday October 17th, at 14:00, Kamal Danouchi (SPINTEC) will defend his PhD thesis entitled :
Design and reliability study of crossbar circuits based on multilevel spintronic devices for Artificial Intelligence
Place : Phelma, amphi M0001
video conference : https://univ-grenoble-alpes-fr.zoom.us/j/99441615890?pwd=j7bmFGNOsqVSOiiniGxaAjCaQBtY6a.1
ID de réunion: 994 4161 5890
Code secret: 057148
Abstract : Artificial intelligence (AI) is widely used in a variety of applications, from healthcare to finance to autonomous systems. However, the current use of traditional von Neumann architectures in contemporary computers has revealed significant drawbacks, especially in terms of energy consumption and latency. The computationally intensive demands of AI tasks and optimization problems further aggravate these drawbacks. Furthermore, the continuous evolution of the performance offered by microelectronic circuits for more than 50 years is currently facing physical barriers due to the miniaturization of the devices. Therefore, it is essential to rethink computing system architectures to meet the ever-increasing demands for performance and data processing. Among the new computing paradigms, In-Memory Computing is particularly efficient. In-memory computing eliminates the von Neumann bottleneck by performing computations directly within the memory where the data is stored. This approach significantly reduces data transfer times and energy consumption. Moreover, integrating emerging non-volatile memory (NVM) technologies, such as Magnetic-Random-AccessMemory (MRAM), within the in-memory computing framework enhances density, speed, and power efficiency. However, these emerging devices still face challenges such as variability and stochasticity, which can affect their reliability and performance. Given these considerations, this thesis proposes Probabilistic Networks hardware implementations that exploit features but also specific drawbacks of MRAMs. Compact models of spintronic devices have been conceived to represent physical phenomena for stochastic or memory applications. Novel circuits that efficiently exploit these models have been developed. Subsequently, computing-in memory architectures tailored to address challenges posed by probabilistic networks have been designed. These architectures have been benchmarked in neural network applications but also evaluated for other tasks such as optimization problems, proving their efficiency.
Keywords : Modelization, Spintronic,MRAM, Reliability, AI, Stochastic Computing
Titre : Conception et étude de la fiabilité de circuits de type crossbar à base de composants spintroniques multiniveaux pour l’Intelligence Artificielle
Résumé : L’intelligence artificielle (IA) est largement utilisée dans diverses applications, de la santé à la finance en passant par les systèmes autonomes, et est de plus en plus déployée en périphérie des réseaux (edge computing). Cependant, l’utilisation actuelle des architectures traditionnelles de von Neumann dans les ordinateurs contemporains a révélé un goulot d’étranglement significatif entre les mémoires et les unités de traitement, notamment en termes de délais et de consommation d’énergie. Ce goulot d’étranglement est naturellement exacerbé par les tâches de traitement de données de l’IA. De plus, l’évolution continue des performances offertes par les circuits microélectroniques depuis plus de 50 ans se heurte actuellement à des barrières physiques dues à la miniaturisation des dispositifs. Il est donc essentiel de repenser les architectures des systèmes numériques pour répondre aux exigences croissantes des tâches de traitement de données en périphérie en termes de performance et de faible consommation d’énergie. Parmi les nouveaux paradigmes de calcul, le calcul en mémoire (In-Memory Computing, IMC) est une approche particulièrement attrayante qui élimine le goulot d’étranglement de von Neumann en effectuant des calculs directement au sein de la mémoire où les données sont stockées. De plus, l’intégration des technologies émergentes de mémoire non volatile, telles que lamémoire magnétique à accès aléatoire (MRAM), peut améliorer la densité, la vitesse et l’efficacité énergétique dans le cadre du calcul en mémoire. Cependant, ces dispositifs émergents sont encore confrontés à des défis tels que la variabilité et la stochasticité, qui peuvent affecter leur fiabilité et leurs performances. À la lumière de ces considérations, cette thèse propose des implémentations matérielles de réseaux probabilistes qui exploitent à la fois les caractéristiques et les inconvénients spécifiques desMRAM. Desmodèles compacts de dispositifs spintroniques ont été développés pour représenter les phénomènes physiques pour des applications stochastiques ou de mémoire. Des circuits innovants utilisant efficacement ces modèles ont été créés. Par la suite, des architectures de calcul en mémoire exploitant l’IMC basé sur la MRAM ont été développées Ces architectures ont été évaluées dans le cas des applications de réseaux neuronaux, mais également pour d’autres tâches telles que les problèmes d’optimisation, prouvant ainsi leur efficacité.
Mots clés : Modélisation, Spintronique, MRAM, Fiabilité, IA, Calcul stochastique
Jury :
- Pascal Benoit, Maitre de conférences, HDR, Université de Montpellier, Rapporteur
- Andrea Pinna, Professeur des Universités, Sorbonne Université, Rapporteur
- Régis Leveugle, Professeur des Universités, Université Grenoble Alpes, Examinateur
- Mehdi Tahoori, Full professor, Karlsruhe Institute of Technology, Examinateur
Thesis supervisors :
- Guillaume Prenat, directeur de thèse
- Lorena Anghel, co-directrice de thèse
