Les mémoires magnétiques à base de jonctions tunnel magnétiques appelées Spin-Transfer-Torque Random Access Memories (STT-MRAM) suscitent un intérêt considérable pour la micro-électronique grâce à leurs avantages combinés de non-volatilité, densité, vitesse, endurance. Dans ce travail, une nouvelle variété de telles mémoires a été développée offrant une vitesse d’écriture sub-ns appropriée pour les applications de type mémoires cache SRAM.

Le phénomène de couple de transfert de spin (STT) permet de manipuler l’aimantation de nanostructures magnétiques à l’aide d’un courant polarisé en spin. Ce couple est dû à l’interaction d’échange entre le spin des électrons de conduction et ceux responsables de l’aimantation locale. Il est maintenant utilisé comme un nouveau moyen d’écriture dans les mémoires magnétiques. Les éléments de stockage dans ces mémoires sont des jonctions tunnel magnétiques (MTJs) qui comprennent deux couches magnétiques: l’une de stockage, l’autre de référence, séparées par une fine barrière tunnel, typiquement en MgO de 1nm d’épaisseur. L’information est codée dans l’orientation relative de l’aimantation de la couche de stockage (M_Sto) par rapport à celle de la couche de référence (M_Ref)(Parallèle (P) or AntiParallèle (AP)). Ces deux états sont caractérisés par des résistances électriques différentes du fait de la magnétorésistance tunnel de ces jonctions. Un problème rencontré dans les STT-MRAM conventionnelles lors de l’écriture est que le STT est proportionnel à M_Sto^M_Ref. De ce fait, partant d’un état d’équilibre P ou AP, le STT est initialement nul et il faut attendre une fluctuation thermique suffisamment importante pour que le STT devienne assez grand pour déclencher la commutation d’aimantation. Ceci ralentit le processus d’écriture du fait de la stochasticité de la commutation magnétique. Pour contourner ce problème, SPINTEC a proposé de sandwicher la couche de stockage entre deux polariseurs d’aimantation orthogonale, l’un aimanté dans le plan comme dans les STT-MRAMs conventionnelles, l’autre hors du plan (Fig.a). Grace au STT crée par le polariseur perpendiculaire, le STT est non-nul dès le début du pulse de courant d’écriture. Ceci déclenche la commutation magnétique sans avoir à attendre une fluctuation thermique. Cependant, le STT dû au polariseur perpendiculaire tend à induire un mouvement précessionnel de l’aimantation de la couche de stockage conduisant à une probabilité de commutation oscillante en fonction de la durée du pulse d’écriture. Bien contrôler l’écriture de la mémoire requière de contrôler la durée des pulses avec une précision de ±50ps ce qui est très difficile de réaliser à l’échelle d’une puce mémoire. Il est donc nécessaire de bien ajuster l’influence relative des deux contributions de STT dues aux deux polariseurs orthogonaux pour bénéficier de l’impulsion donnée par le polariseur perpendiculaire tout en contrôlant de façon fiable l’état final par la polarité du courant grâce au STT du polariseur planaire. Nous avons récemment démontré que ceci est possible en ajustant le rapport de forme de la cellule comme indiqué sur la Figure ci-dessous.

Figure a) Empilement MTJ avec les deux polariseurs orthogonaux sandwichant la couche de stockage (free layer).

b) Probabilité de commutation oscillante en fonction de la durée des pulses observée lorsque le STT dû au polariseur perpendiculaire domine (cas de cellules elliptiques de faible rapport de forme, ici 80nm*160nm;

c) Probabilité de commutation sub-ns non-oscillante observée lorsque le rapport de forme de la cellule mémoire est augmentée (ici 50nm*250nm).

Travail partiellement financé par le Adv ERC Project HYMAGINE No. 246942.

References

O.Redon, B.Dieny, B.Rodmacq, patent US 6,532,164B2

B. Lacoste, M. Marins de Castro, T. Devolder, R. C. Sousa, L. D. Buda-Prejbeanu, S. Auffret, U. Ebels, C. Ducruet, I. L. Prejbeanu, L. Vila, B. Rodmacq, B. Dieny, Phys.Rev.B90, 224404 (2014).