On Thurday October 17th, at 14:00, Kamal Danouchi (SPINTEC) will defend his PhD thesis entitled :
Design and reliability study of crossbar circuits based on multilevel spintronic devices for Artificial Intelligence
Place : Phelma, amphi M0001
video conference : link will be given soon
Abstract : The continuous evolution of the performance offered by microelectronic circuits for more than 50 years is currently facing physical barriers due to the miniaturization of the devices, making it necessary to rethink the architectures of the computing systems to continue to satisfy the ever-increasing demand for performance and quantities of data, while keeping an acceptable power consumption. Among the new computing paradigms, neuromorphic computing is particularly efficient for a number of ‘cognitive’ type tasks for which current computers are much less efficient than the human brain. These neuromorphic computing systems are based on networks of neurons interconnected by synapses, whose weights (synaptic) are programmed during a learning phase in order to favor or disfavor certain connections to obtain the desired functionality. Currently, the implementation of these networks is done in a purely digital way, using CMOS technology. The synaptic weights are stored in memory. The use of a memristor-type electronic device (whose resistance evolves continuously according to the current flowing through it) would allow simplifying enormously the implementation of these neural networks. Emerging non-volatile resistive memories allow to reach several resistance levels and to behave like a pseudo-memristor. Among these emerging technologies, the SOT-MRAM (Spin Orbit Torque Magnetic Random Access Memory) presents advantages in terms of cost, power consumption/writing speed and especially endurance, properties that are particularly interesting for the learning phase. On the other hand, the relative variation of resistance is relatively low, which makes it sensitive to process variations.
The aim of this thesis is therefore to evaluate a multilevel SOT-MRAM technology based on granular systems by circuit design, taking into account the process variations inherent to this technology. The first step will be to develop a compact model of the device taking into account its variability and allowing Monte-Carlo type simulations. The next step will be to use this model to design a neural network whose characteristics will be determined by algorithmic studies conducted in parallel in the team and according to the targeted application. The last step will consist in generating a model of the complete network, for integration in the numerical flow and implementation of the complete system.
Titre : Conception et étude de la fiabilité de circuits de type crossbar à base de composants spintroniques multiniveaux pour l’Intelligence Artificielle
Résumé : L’évolution continue des performances offertes par les circuits microélectroniques depuis plus de 50 ans se heurte actuellement à des barrières physiques dues à la miniaturisation des dispositifs, obligeant à repenser l’architecture des systèmes de calculs pour continuer à satisfaire la demande sans cesse croissante de performances et de quantités de données, en conservant par ailleurs une consommation électrique acceptable. Parmi les nouveaux paradigmes de calcul, le calcul neuromorphique est particulièrement efficace pour un certain nombre de tâches de type ‘cognitives’ pour lesquelles les ordinateurs actuels sont beaucoup moins efficaces que le cerveau humain. Ces systèmes de calcul neuromorphiques sont basés sur des réseaux de neurones interconnectés par des synapses, dont les poids (synaptique) sont programmés lors d’une phase d’apprentissage afin de favoriser ou défavoriser certaines connexions pour obtenir la fonctionnalité voulue. Actuellement, l’implémentation de ces réseaux est faite de manière purement numérique, en utilisant la technologie CMOS. Les poids synaptiques sont stockés en mémoire. L’utilisation d’un dispositif électronique de type memristor (dont la résistance évolue continument en fonction du courant qui le traverse) permettrait de simplifier énormément l’implémentation de ces réseaux de neurones. Les mémoires résistive non-volatiles émergentes permettent d’atteindre plusieurs niveaux de résistance et de se comporter comme un pseudo-memristor. Parmi ces technologies émergentes, la SOT-MRAM (Spin Orbit Torque Magnetic Random Access Memory) présente des avantages en termes de coût, de consommation/vitesse à l’écriture et surtout d’endurance, propriétés particulièrement intéressantes pour la phase d’apprentissage. En revanche, la variation relative de résistance est relativement faible, ce qui la rend sensible aux variations de procédé.
Le but de cette thèse est donc d’évaluer par conception au niveau circuit une technologie SOT-MRAM multiniveaux basée sur des systèmes granulaires en prenant en compte les variations de propriétés inhérentes à cette technologie. La première étape sera de développer un modèle compact du dispositif prenant en compte sa variabilité et permettant des simulations de type Monte-Carlo. La suite consistera à utiliser ce modèle pour concevoir un réseau de neurones dont les caractéristiques seront déterminées par des études au niveau algorithmique menées en parallèle dans l’équipe et en fonction de l’application visée. La dernière étape consistera à générer un modèle du réseau complet, pour intégration dans le flot numérique et implémentation du système complet.
Jury :
- Pascal Benoit, Maitre de conférences, HDR, Université de Montpellier, Rapporteur
- Andrea Pinna, Professeur des Universités, Sorbonne Université, Rapporteur
- Régis Leveugle, Professeur des Universités, Université Grenoble Alpes, Examinateur
- Mehdi Tahoori, Full professor, Karlsruhe Institute of Technology, Examinateur
Thesis supervisors :
- Guillaume Prenat, directeur de thèse
- Lorena Anghel, co-directrice de thèse
